


# Richiami di Architettura dei Sistemi

- Il processore
- La memoria
- I dispositivi periferici
- Il sistema di interruzione
- Il sistema di accesso diretto alla memoria
- Stati di protezione del processore

# Richiami di architettura dei sistemi



**Figura 1.7** Visione semplificata dell'architettura di un sistema a processore singolo.

# Richiami di architettura dei sistemi

## Il processore

- Registri generali
- Registri di stato e controllo
  - Program Counter (PC o IP)

*Ciclo di estrazione-esecuzione dell'istruzione (fetch-execute)*

- Stack Pointer (SP)
- Program Status (PS)

## 1.3 Richiami di architettura dei sistemi: il processore

### Ciclo di estrazione-esecuzione

- Se il sistema d'interruzione è abilitato e ci sono interruzioni pendenti, ne seleziona una; la riconosce e attiva la gestione

*la gestione consiste nell'esecuzione di una funzione di servizio*

- Altrimenti:

- carica l'istruzione indirizzata da PC
- esegue l'istruzione;
- esegue  $PC = PC + 1$ ;

*ipotesi: l'istruzione occupa un'unità di informazione*

## Richiami di architettura dei sistemi: il processore

### Registro PS (*Program Status Word*)

- *Condition Code*
- *Stato del processore*
  - *stato utente (user mode)*
  - *stato supervisore (kernel mode)*
- *Abilitazione delle interruzioni (interrupt enable bit)*



# Modalità di funzionamento di un elaboratore

## **Stato supervisore** (kernel mode)

- Usato per lo svolgimento dei programmi critici (quelli che realizzano le funzioni del sistema operativo), attivati da chiamate di sistema
- Sono eseguibili le istruzioni privilegiate, e l'accesso alle risorse (memoria, dispositivi di I/O) è illimitato

# Modalità di funzionamento di un elaboratore

## **Stato utente** (user mode)

- Usato per l'esecuzione di programmi non critici (critici: realizzano funzioni del sistema operativo)
- Eseguibili solo le istruzioni non privilegiate
- Accesso alle risorse (memoria, dispositivi di I/O) limitato dal sistema di protezione

## Transizione da stato utente a stato supervisore

Attivata da interruzioni di ogni tipo

- interruzioni esterne (dispositivi, ecc)
- eccezioni
- istruzioni INT o SVC (chiamate di sistema)

effetto: salvataggio della PSW del modo utente e caricamento della PSW del modo supervisore

## Transizione da stato supervisore a stato utente

Attivata da istruzione IRET

- ripristina la PS del modo utente, precedentemente salvata



## I dispositivi periferici

- Dispositivi di ingresso/uscita
- Dispositivi di memoria di massa

Controllore del dispositivo

Asincronio rispetto al processore

Meccanismi di interazione:

- Sistema di interruzione
- Sistema di accesso diretto alla memoria (DMA)

## Sistema di interruzione

- **Riconoscimento dell'interruzione (hardware)**  
*(interruzioni abilitate, stato utente)*
- **Gestione dell'interruzione**
  - salvataggio di PC, PS , .... *(hardware)*
  - caricamento di PC e PS dal vettore di interruzione *(hardware)*  
--> *interruzioni disabilitate, stato supervisore)*
  - funzione di servizio o interrupt handler *(software)*  
*all'inizio: completa il salvataggio del contesto;*  
*al termine: parziale ripristino del contesto*
  - istruzione *IRET (hardware)*  
*(ripristina PC e PS precedentemente salvati;*  
--> *interruzioni abilitate, stato utente)*
- **Nota**
  - abilitazione/disabilitazione delle interruzioni
  - stato utente/supervisore

# Meccanismo di interruzione (1)




Figura 1.13 Meccanismo d'interruzione.

# Meccanismo di interruzione (2)




Figura 1.14 Funzionamento dell'istruzione `iret`.



# Riconoscimento e gestione dell'interruzione: uno schema elementare (1)

Questo schema è ammissibile in una macchina priva di sistema operativo.

I registri del programma interrotto sono salvati nello stack del programma medesimo.

Dopo la gestione dell'interruzione, il controllo del processore ritorna al programma interrotto.


In uno schema più evoluto, la gestione delle interruzioni è a carico del sistema operativo: vedere Capitolo 2.

Situazione iniziale: è in esecuzione l'istruzione 1001 e arriva l'interruzione 500


REGISTRI		MEMORIA	
		PROGRAMMA P	INTERRUPT HANDLER
PC	1002	.....	.....
PS	PSW P	1000	Istr 1000
R1	DDDD	1001	Istr 1001
R2	EEEE	1002	Istr 1002
SP	4000	1003	Istr 1003
		.....	
		STACK DI P	INTERRUPT VECTOR
		.....	.....
		3994	
		3995	
		3996	
		3997	
		3998	
		3999	
		4000	XXXX
		.....	
			100
			Salvataggio
			101
			Reg Generali
			.....
			148
			Ripristino
			149
			Reg Generali
			150
			IRET
			500
			100
			501
			PSW INT

# Riconoscimento e gestione dell'interruzione: uno schema elementare (2)

1) Situazione iniziale: è in esecuzione l'istruzione 1001 e arriva l'interruzione 500




2) Al termine dell'istruzione 1001 viene riconosciuta l'interruzione




# Riconoscimento e gestione dell'interruzione: uno schema elementare (3)

2) Situazione precedente: riconosciuta l'interruzione




3) Eseguito il salvataggio dei registri generali, inizia la gestione dell'interruzione




# Riconoscimento e gestione dell'interruzione: uno schema elementare (4)

3) Situazione precedente: termina la gestione dell'interruzione




4) Ripristinati i registri generali






# Riconoscimento e gestione dell'interruzione: uno schema elementare (5)

4) Situazione precedente: ripristinati i registri generali




5) Eseguita l'istruzione IRET



## Classificazione delle interruzioni

- Interruzioni esterne
- Interruzioni interne (*eccezioni*)
- Interruzioni software (*Supervisor Call - SVC/INT*)

## Ruolo delle interruzioni software nelle chiamate di sistema (UNIX)



## Sistema di accesso diretto alla memoria

- **Canale di DMA**
  - registri del canale: puntatore, contatore
- **Sottrazione di cicli (*cycle stealing*)**
- **Relazione con il sistema di interruzione**



# Canale di DMA





Figura 1.15 Canale di DMA.

# La memoria

- **Memoria principale (RWM)**
  - > accesso *casuale* (RAM)
  - Cache
  - Unità di gestione della memoria (MMU)
    - rilocalizzazione, protezione
    - caricamento dinamico (memoria virtuale)
    - > *cache dei descrittori di segmento/pagina*
- **Memoria ROM**
- **Memoria secondaria (di massa)**
  - > dispositivi esterni (dischi ...)
    - accesso diretto
    - accesso sequenziale

# Memoria Cache



**Figura 1.8** La memoria cache.



**Figura 1.9** Elemento della cache.

# Meccanismi hardware di protezione

- Protezione del sistema
  - doppio stato del processore (*utente/supervisore*)
  - istruzioni privilegiate
- Protezione della memoria

(*meccanismi dipendenti dal modello di gestione della memoria*)

  - registri base e limite
  - tabelle delle pagine o dei segmenti (MMU)

--> *eccezione di indirizzamento*